|
|
|
 |
|
|
| |
Notiziario Marketpress di
Mercoledì 01 Settembre 2004
|
|
| |
|
|
| |
Pagina5 |
|
| |
INTEL FA AVANZARE LA LEGGE DI MOORE CON LA TECNOLOGIA DI PROCESSO A 65 NANOMETRI |
|
| |
|
|
| |
Assago (Milano), 1 settembre 2004 - Intel Corporation ha raggiunto un risultato importante nello sviluppo della tecnologia di produzione dei chip di nuova generazione: ha infatti realizzato chip di Sram (Static Random Access Memory) da 70 megabit pienamente funzionali con più di mezzo miliardo di transistor utilizzando la tecnologia di processo a 65 nanometri (nm), la più evoluta finora disponibile. Questo risultato conferma l'impegno di Intel di sviluppare una nuova tecnologia di processo ogni due anni, in conformità alla Legge di Moore. I transistor realizzati con la nuova tecnologia a 65 nm (un nanometro corrisponde a un miliardesimo di metro) prevedono gate (ossia gli interruttori che accendono e spengono i transistor) da 35 nm di lunghezza, circa il 30% più piccoli di quelli utilizzati con la precedente tecnologia a 90 nm. Come misura di paragone, circa 100 di questi gate potrebbero rientrare nel diametro di un globulo rosso umano. La nuova tecnologia di processo aumenta il numero di minuscoli transistor inseriti in un singolo chip, fornendo a Intel la base su cui offrire i futuri processori multi-core e per progettare caratteristiche innovative nei prodotti futuri, tra cui la virtualizzazione e le funzionalità di sicurezza. Questa nuova tecnologia a 65 nm comprende inoltre diverse caratteristiche esclusive per il risparmio energetico e il miglioramento delle prestazioni. “Intel continua a superare le sfide sempre più difficili della riduzione delle dimensioni introducendo innovazioni con nuovi materiali, processi e strutture dei dispositivi”, ha commentato Sunlin Chou, Senior Vice President e General Manager del Technology and Manufacturing Group di Intel. “La tecnologia di processo a 65 nm di Intel prevede livelli all'avanguardia di densità, prestazioni e riduzione del consumo energetico, che consentiranno di realizzare i futuri chip con funzionalità e prestazioni superiori. Questa tecnologia dovrebbe essere disponibile nel 2005, secondo le previsioni, per estendere i vantaggi della Legge di Moore”. A novembre 2003 Intel ha annunciato di aver utilizzato il processo a 65 nm per realizzare Sram da 4 megabit. In seguito l'azienda ha prodotto Sram da 70 megabit pienamente funzionali con un'area del die estremamente ridotta, 110 mm2. Le celle di Sram di piccole dimensioni consentono l'integrazione di cache più grandi nei processori, aumentando in questo modo le prestazioni. Ogni cella di memoria Sram comprende sei transistor inseriti in un'area da 0,57 µm2. Circa 10 milioni di questi transistor potrebbero rientrare in un millimetro quadrato, approssimativamente le dimensioni della punta di una penna a sfera. Nuove caratteristiche di risparmio energetico per la tecnologia a 65 nm Secondo la Legge di Moore, il numero di transistor contenuti un chip raddoppia quasi ogni due anni, con un conseguente aumento delle caratteristiche e delle prestazioni e una riduzione del costo a transistor. La riduzione delle dimensioni dei transistor comporta l’insorgere di problemi di consumo di energia e dissipazione del calore. Di conseguenza, per continuare con questi progressi è fondamentale implementare nuove caratteristiche, tecniche e strutture. Intel ha affrontato queste problematiche integrando nuove caratteristiche di risparmio energetico nella tecnologia di processo a 65 nm, caratteristiche determinanti per offrire prodotti per il computing e le comunicazioni con una gestione efficiente del consumo di energia nel futuro. L'innovativa tecnologia del silicio "strained" di Intel, implementata per la prima volta nella tecnologia di processo a 90 nm, è stata ulteriormente migliorata nella tecnologia a 65 nm. La seconda generazione di silicio strained di Intel aumenta le prestazioni dei transistor del 10‑15% senza incrementare la dispersione di corrente, ma riducendola di quattro volte a prestazioni costanti rispetto ai transistor a 90 nm. Di conseguenza, i transistor realizzati con il processo a 65 nm di Intel prevedono prestazioni più elevate senza aumenti significativi della dispersione (una dispersione di corrente maggiore comporta una generazione di calore maggiore). I transistor a 65 nm di Intel prevedono una lunghezza di gate ridotta, pari a 35 nm, e uno spessore dell'ossido di gate di 1,2 nm, che nell'insieme forniscono prestazioni superiori e una capacitanza ridotta dei gate, con una riduzione dell'energia attiva del chip. Il nuovo processo integra inoltre otto strati di interconnessione in rame e utilizza un materiale dielettrico a bassa costante k (“low-k”) che aumenta la velocità del segnale all'interno del chip e riduce il consumo di energia. Nei chip di Sram a 65 nm Intel ha inoltre implementato gli “sleep transistor”, che interrompono il flusso di corrente verso i grandi blocchi di Sram quando non sono in uso, eliminando una fonte significativa di consumo energetico sul chip. Questa caratteristica risulta vantaggiosa soprattutto per i dispositivi alimentati a batteria, ad esempio i laptop. “Intel si è impegnata attivamente a risolvere i problemi del consumo di energia e della dissipazione del calore che interessano il settore dei semiconduttori”, ha affermato Chou. “Abbiamo adottato un approccio olistico sviluppando soluzioni che comprendono sistemi, chip e tecnologie, e abbiamo incluso innovazioni nella nostra tecnologia a 65 nm che vanno ben oltre il semplice potenziamento delle tecniche precedenti”. I dispositivi semiconduttori a 65 nm di Intel sono stati realizzati presso la Fab di sviluppo a 300 mm dell'azienda (D1d) situata a Hillsboro, Oregon, dove è stato sviluppato il processo. Ulteriori informazioni sulla tecnologia di logica a 65 nm di Intel saranno presentati in un documento nel corso dell'Ieee International Electron Devices Meeting a San Francisco dal 12 al 15 dicembre. Altre informazioni sono inoltre disponibili sul sito Web Silicon Showcase di Intel all'indirizzo http://www.Intel.com/research/silicon
|
|
| |
|
|
| |
<<BACK
|
|
|
|
|
|
|
|
