|
|
|
 |
|
|
| |
Notiziario Marketpress di
Martedì 11 Maggio 2004
|
|
| |
|
|
| |
Pagina5 |
|
| |
TENSILICA ANNUNCIA LA RIVOLUZIONARIA SECONDA GENERAZIONE DI CORE DI ELABORAZIONE XTENSA LX |
|
| |
|
|
| |
Santa Clara, California, 11 maggio 2004 – Tensilica, Inc. Ha annunciato la nuova generazione di processori configurabili Xtensa Lx. Xtensa Lx rappresenta la linea di core di elaborazione a prestazioni più elevate attualmente disponibile sul mercato. La nuova famiglia prevede sia un elevato throughput computazionale sia un livello significativamente superiore di banda di I/o (input/output). Le prestazioni da record, unitamente all’ambiente automatico di progettazione e sviluppo brevettato da Tensilica, rendono Xtensa Lx il solo processore sufficientemente veloce e flessibile per sostituire le metodologie register transfer logic (Rtl) nei progetti system-on-chip (Soc) e per assicurare alle società di semiconduttori e di sistemi dei tempi e dei rischi di sviluppo ridotti, unitamente a un incremento radicale del Roi (return on investment). Xtensa Lx offre anche una soluzione ideale come processore di controllo tradizionale nelle applicazioni embedded. Tensilica prevede che la maggior parte dei suoi clienti utilizzerà nei propri progetti Soc vari core Xtensa Lx, ognuno tagliato per accelerare una parte dell’applicazione. “I costi di progettazione dei chip stanno superando i 10 milioni di dollari e per questo i team di sviluppo Soc devono ridurre i rischi, gli oneri e i tempi di sviluppo,” ha dichiarato Chris Rowen, Presidente e Ceo Tensilica. “Con il processore Xtensa Lx, i progettisti possono configurare dei processori ottimizzati per le loro applicazioni in una frazione del tempo necessario per progettare e verificare un Rtl. Il tutto a fronte di prestazioni di elaborazione e di I/o comparabili. La programmabilità inerente del processore Xtensa Lx assicura ai progettisti la flessibilità necessaria per rilevare gli errori e per introdurre nuove prestazioni agendo esclusivamente a livello software e in qualsiasi momento del ciclo di sviluppo – in fase avanzata o addirittura successivamente alla consegna del prodotto. Con un Rtl hard-coded tutto ciò è impossibile.” Il core di elaborazione Xtensa Lx assicura delle innovazioni significative in quattro aree chiave: Consumi ridotti, un elemento chiave per tutti i progetti Soc; Incremento del throughput di I/o, in modo da permettere al processore di trasferire i dati a velocità a livello di terabit al secondo; Prestazioni di elaborazione superiori, tali da permettere al processore di gestire molto più rapidamente gli algoritmi complessi; Interfacce potenziate per le memorie on-chip: grazie ad esse il processore non viene rallentato durante i cicli di accesso della memoria. Tensilica supporta queste innovazioni tecniche con un ambiente di sviluppo brevettato che genera automaticamente e simultaneamente un’implementazione hardware ottimizzata, una catena di tool software specifica e un set completo di script e di modelli Eda . Le scelte di configurazione ed estensione attuate dal progettista per indirizzare le specifiche di una determinata applicazione vengono immediatamente e automaticamente riflesse nell’intera catena di tool software. Utilizzando gli approcci alternativi, questo processo è tipicamente manuale percò è soggetto ad errori e richiede accurate verifiche. Per ciascun elemento del processore Xtensa Lx - incluse le funzioni concepite e create dal progettista - Tensilica ha automatizzato l’inserimento di opportune circuiterie di clock gating. Il clock gating è una tecnica di riduzione dei consumi che attiva e disattiva l’alimentazione delle parti di logica non utilizzate o non soggette a un particolare ciclo di clock. L’inserimento automatico del clock gating è disponibile solo per pochi stili di codifica Rtl: per i progetti Rtl standard, spesso è necessario l’inserimento manuale post-layout dei circuiti di clock. La nuova architettura del processore Xtensa Lx permette di contenere in modo sostanziale i consumi delle grandi configurazioni equipaggiate con molte funzioni definite dal progettista. Anche in assenza di modifiche introdotte dal progettista, il processore Xtensa Lx è in grado di utilizzare in modo molto efficiente la potenza. In configurazione minima, un processore Xtensa Lx in tecnologia di processo da 130 nm dissipa solo 0.05 mW/mhz, il 25% in meno rispetto al processore Xtensa V. Due importanti innovazioni hanno permesso di migliorare il throughput di I/o del processore Xtensa Lx: un’opzione per una seconda unità di load/store unit e la possibilità di definire porte e code. I progettisti che utilizzano il processore Xtensa Lx possono scegliere di sfruttare una o due unità di load/store da 128-bit. La maggior parte dei processori embedded di tipo standard dispone solo di una unità di load/store a 32- o 64-bit. Utilizzando due unità di load/store per i loop interni – una dotazione standard di molti processori Dsp di fascia alta - molte applicazioni possono beneficiare di numerosi vantaggi. La seconda unità opzionale di load/store che equipaggia i processori Xtensa Lx assicura una banda general-purpose di I/o superiore e un accesso di memoria in modalità Xy ideale per le applicazioni Dsp. Oltre a questo, l’ampiezza di 128 bit permette di gestire una quantità di dati superiore rispetto a quanto possibile con le unità di load/store di tipo standard. La vera rivoluzione dal punto di vista dell’I/o è la capacità di integrare porte e code definite dal progettista, consentendo al processore Xtensa Lx di comunicare in modo veloce e flessibile come i blocchi Rtl. Le porte sono dei cammini che collegano direttamente due processori Xtensa Lx tra loro o un processore Xtensa Lx a un Rtl esterno. Le connessioni delle porte possono avere un’ampiezza arbitraria, consentendo il trasferimento di qualsiasi tipo di dato senza dover ricorrere ad operazioni multiple di load/store. L’architettura prevede l’utilizzo di fino a un milione di segnali (1024 porte da 1024-bit): benchè questo valore ecceda la domanda di prestazioni dei sistemi attuali (che offrono fino a 350 terabit/sec di flusso dati diretto per i processori in tecnologia Cmos a 0.13-micron), esso dimostra chiaramente come il concetto di “collo di bottiglia di I/o” associato alle soluzioni processor-based sia ormai obsoleto. Mentre le porte sono una risorsa ideale per convogliare rapidamente le informazioni di stato e di controllo, le code offrono un meccanismo ad alta velocità per trasferire grandi flussi di dati. Dal punto di vista del programmatore, le code di ingresso e di uscita operano come dei tradizionali registri processore – ad eccezione che i dati sono sempre disponibili e non richiedono il caricamento o la memorizzazione prima e dopo l’elaborazione. Le code possono sostenere delle velocità dati che permettono un trasferimento per ciascun ciclo di clock, cioè oltre 350 Gbits/sec per ciascuna coda aggiunta al processore Xtensa Lx. Le istruzioni custom permettono di svolgere più operazioni di coda per ciclo, consentendo addirittura di combinare gli ingressi da due code di input con i dati locali e di inviare i valori elaborati a due code d’uscita. L’elevata banda e il basso overhead associato al controllo delle code consentono di utilizzare il processore Xtensa Lx in applicazioni con data rate estremi. Porte e code definite dal progettista vengono aggiunte al processore Xtensa Lx automaticamente e sono totalmente modellate dal tool Xtensa Processor Generator di Tensilica. Il comportamento delle porte e delle code – così come qualsiasi altra modifica apportata al processore Xtensa Lx - viene riflesso automaticamente, nell’arco di circa un’ora, nei tool di sviluppo del software custom, nel simulatore del set istruzioni, nel modello funzionale del bus e negli script Eda. Grazie all’’uso automatico della tecnologia brevettata Tensilica, il tutto viene verificato e corretto direttamente all’origine. Tensilica ha migliorato le prestazioni del processore Xtensa Lx grazie alla sua innovativa architettura Flix (Flexible Length Instruction eXtensions). L’architettura Flix rappresenta un’implementazione ad alta efficienza dell‘instruction set architecture (Isa) Xtensa ed offre ai progettisti ulteriori opzioni nello stabilire il rapporto più congeniale tra prezzo prestazioni. La tecnologia Flix assicura le doti di flessibilità necessarie per combinare in modo flessibile istruzioni di varia natura (16-, 24-, o 32-/64-bit). Raccogliendo più istruzioni in parole di 32- o 64-bit, la tecnologia Flix consente ai progettisti di accelerare attività specifiche legate all’applicazione. Flix permette di superare i limiti prestazionali e dimensionali che si verificano utilizzando istruzioni di lunghezza predeterminata. Rispetto ai processori ad alte prestazioni che codificano in una sola operazione Risc istruzioni che utilizzano formati Vliw (very long instruction word) ultra-wide a 64b/128b/256b , Flix garantisce prestazioni adeguate esattamente e solamente quando servono, preservando così i vantaggi a livello di densità di codice tipici dei formati nativi a 16b/24b dell’architettura Xtensa. Per indirizzare il crescente divario di velocità tra logiche standard-cell e memorie (nella migrazione dai 180 nm ai 130 nm e ora ai 90 nm le velocità di accesso alla memoria non hanno avuto lo stesso sviluppo ottenuto a livello di logica), il processore Xtensa Lx offre una pipeline configurabile. Se l’applicazione lo esige, per l’accesso alla memoria i progettisti possono scegliere due cicli di clock aggiuntivi. Benché la pipeline tradizionale a 5 stadi di Tensilica sia estremamente efficiente per numerose applicazioni, i progettisti che sfruttano memorie locali molto grandi o memorie low-power con basse velocità di accesso potranno beneficiare di numerosi vantaggi grazie a pipeline più lunghe che garantiscono frequenze di clock più elevate. Oltre ad assicurare una metodologia alternativa ideale per la progettazione di blocchi hardware, nei Soc embedded il processore Xtensa Lx eccelle nelle attività tradizionali legate a Cpu e Dsp. Ciò è dimostrato dai risultati dei benchmark dell’ambiente Eembc (Embedded Microprocessor Benchmark Consortium) Consumer e dai Bdti Benchmarksô di Berkeley Design Technology, Inc. (Bdti). Il risultato “out of the box” dei benchmark Eembc Consumer è stato di 171.6 @ 330 Mhz (0.51997 per Mhz), quasi 9 volte in più rispetto all’Arm1020e (consultare il comunicato "Tensilica's Xtensa Lx Processor Beats All Other 32- and 64-bit Processor Cores Eembc Consumer "Out of the Box" Scores.") Lo score del modello Lx Bdtisimmark2000ô Xtensa – pari a 6150 per una configurazione di 370 Mhz – è superiore del 70% rispetto allo score del core con prestazioni più prossime disponibile su licenza testato da Bdti – il prodotto Ceva-x1620.(vedere il comunicato “Tensilica’s New Xtensa Lx Processor Earns Top Bdtisimmark2000 Score” pubblicato oggi). Specifiche Il processore Xtensa Lx in versione base richiede circa 27.500 gate e aggiunge un livello di prestazioni “worst case” di 350 Mhz se realizzato in tecnologia di processo Tsmc Lvlk-od (130 nm). In simulazioni in tecnologia da 90nm, la versione Xtensa a 7 stadi può superare i 500 Mhz. Per i benchmark Bdti, la configurazione testate includeva 12 istruzioni Tie (Tensilica Instruction Extension) custom, le quali hanno comportato una estensione dell’area del core del 16%. Questa configurazione comporta un consumo statico di 5.5 mW più un assorbimento dinamico di 0.53 mW/mhz su un benchmark computazionale campione rappresentativo svolto in condizioni operative tipiche (tecnologia di processo ad alte prestazioni di 130 nm – tensione operativa 1.2V). Prezzo e disponibilità La struttura di prezzo adottata da Tensilica prevede una tariffa di licenza “per istanza di processore” (più i diritti) basata sul numero di processori prodotti. Ciascuna istanza di processore in licenza può essere orientata su qualsiasi tecnologia di fonderia. La tariffa di licenza per un’unica configurazione di processore Xtensa Lx con engine Dsp Vectra Lx parte da 550.000 dollari. Il Toolkit Xtensa Software Developers (comprendente l’ambiente di sviluppo Xtensa Xplorer, il compiler Xtensa C/c++, e l’Instruction Set Simulator Xtensa) nonchè il Tie Compiler vengono commercializzati separatamente. I clienti potranno iniziare a beneficiare dei vantaggi delle nuove prestazioni dei processori Xtensa Lx a partire dall’inizio dell’estate. Xtensa Lx è un nuovo prodotto della famiglia di processori Tensilica, la quale comprende il collaudato processore configurabile Xtensa V. I clienti potranno continuare a ottenere in licenza il processore Xtensa V. Il processore Xtensa V e il processore Xtensa Lx implementano il set istruzioni comune Xtensa.
|
|
| |
|
|
| |
<<BACK
|
|
|
|
|
|
|
|
